1. Sự ra đời của trở nhớ (Memristor)
1.1.1. Sự ra đời của trở nhớ
Trở nhớ đã sớm xuất hiện từ những năm 60 của thế kỉ 20 trong giai đoạn máy tính von-Neuman và máy tính phỏng não cùng song song phát triển. Năm 1960, Bernard Widrow và học trò Ted Hoff đã công bố mạng nơ-ron nhân tạo một lớp cho khả năng nhận nhiều đầu vào và xuất ra một đầu ra, ADALINE. Tiếp tục sau đó ông công bố MADALINE, gồm có ba lớp như một cấu trúc ANN trong đó nó sử dụng các điện trở có khả năng ghi nhớ (resistor memory) để kết nối và lưu trữ trọng số. Điện trở ghi nhớ này tuy chỉ mới đề xuất và nó hoạt động trong một ống điện phân có hơn 2 cổng hoạt động, nhưng đã đặt nền tảng cho trở nhớ trong tương lai (xem Hình 1.8). Trong những năm 1960, các công trình khác cũng công bố sự tìm thấy một điện trở ghi nhớ, nhưng các nhóm nghiên cứu chưa thể hiện được tổng quan mô hình linh kiện này.
Năm 1971, Leon Chua đã giới thiệu một thành phần điện tử hai cực (hai cổng hoạt động) mới, điều này đánh dấu cho một sự tiến bộ quan trọng trong ngành điện tử vi mạch. Memristor, từ ghép “memory” và “resistor”, đã được đề xuất và hoàn thành sơ đồ bốn thành phần cơ bản 2 cổng thụ động (2-terminal elements), bên cạnh điện trở, tụ điện và cuộn cảm. Cụ thể hơn, có bốn mối quan hệ toán học khác nhau kết nối các cặp biến số trong mạch: dòng điện I, điện áp V, điện tích q và từ thông . Phần tử có mối quan hệ giữa điện tích q, tích phân theo thời gian của dòng điện, và thông lượng, tức là tích phân theo thời gian của suất điện động hoặc điện áp V) được xác định từ định luật cảm ứng Faraday còn bị thiếu. Do đó, trở nhớ đại diên cho mối quan hệ giữa điện tích (q) và thông lượng như được thể hiện trong Hình 1.9. Trong mối quan hệ này, đạo hàm của hai giá trị phụ thuộc và thay đổi lẫn nhau, mỗi trở nhớ được đặc trưng bởi hàm điện trở (memristance), M(q), của nó mô tả sự phụ thuộc vào tốc độ thay đổi của từ thông 〖dΦ〗_m và điện tích dq:
Thay từ thông bằng tích phân thời gian của điện áp và điện tích bằng tích phân thời gian của dòng điện, dạng biễu diễn phổ biến hơn của trở nhớ lúc này sẽ là:
hoặc biểu diễn trực quan hơn:
Phương trình (2.2) cho thấy rằng khi điện trở M không đổi (hằng số) với sự thay đổi của điện tích (q), sẽ tồn tại một mối quan hệ tuyến tính giữa dòng điện và điện áp trong mạch. Nói cách khác, dòng điện I chạy qua trở nhớ tỷ lệ thuận với điện áp V đặt lên hai cổng của nó. Tuy nhiên, khi có sự thay đổi điện tích theo thời gian (I ≠ 0), mối quan hệ tuyến tính I – V không còn thể hiện, xem Hình 1.9(b). Trong những trường hợp như vậy, dòng điện xoay chiều (AC) có thể được sử dụng để thể hiện tuyến tính I – V. AC tạo ra một điện áp có thể đo được mà không gây ra chuyển động thuần túy của điện tích, miễn là sự thay đổi tối đa của điện tích q không ảnh hưởng đáng kể đến điện trở M. Mối liên hệ I – V đặc biệt này trao cho trở nhớ khả năng "ghi nhớ" lượng điện tích đã đi qua nó, từ đó giữ lại một trạng thái điện trở mới so với trước đó. Từ thời điểm được công bố, trở nhớ đã thể hiện khả năng đóng góp vào cách mạng hóa nhiều lĩnh vực điện tử, bao gồm bộ nhớ nhị phân và mạng thần kinh.
1.1.2. Cấu tạo và cơ chế hoạt động của trở nhớ
Năm 2008, trở nhớ đã lần đầu được tạo ra một cách tự nhiên trong các hệ thống có kích thước nano trong đó sự vận chuyển điện tử và ion ở lớp vật liệu nano bán dẫn được điều khiển bởi điện áp bên ngoài, thể hiện đặc trưng chuyển mạch kỹ thuật số, chi tiết xem. Stanley Williams tại HP Labs đã lần đầu chứng minh thực nghiệm linh kiện trở nhớ dựa trên các lớp vật liệu bán dẫn TiO2 kẹp bởi hai điện cực Pt tạo cấu trúc giống tụ điện, kim loại/bán dẫn/kim loại [Hình 1.11(a)]. Thông qua kết quả thực nghiệm này, linh kiện trở nhớ đã bắt đầu được định hình và chuẩn hoá các phép phân tích hiệu năng của chúng, xem [Hình 1.11(a)]. Ngoài ra, Williams cũng mô tả rằng nó cho khả năng ứng dụng thay thế cho các bộ nhớ DRAM khi họ trình làng công nghệ bộ nhớ truy cập ngẫu nhiên đảo điện trở (RRAM) đầu tiên dựa trên nguyên mẫu trở nhớ đã công bố. Năm 2021, Sandisk đã công bố thành công bộ nhớ RRAM dung lượng 32 Gb với tiến trình 24 nm với cấu trúc thanh ngang (crossbar) đánh dấu một bước ngoặc của trở nhớ. Sau thời điểm này, công nghệ bộ nhớ truy cập ngẫu nhiên đảo điện trở (RRAM) đã phát triển nhanh chóng như là một phiên bản tiềm năng nhất của trở nhớ cho lưu trữ dữ liệu.
Hoạt động của trở nhớ được xác định bởi hiệu ứng chuyển đổi điện trở (resistive switching, RS). Hiệu ứng này cho phép trở nhớ chuyển đổi giữa trạng thái điện trở cao (HRS) và điện trở thấp (LRS) hoặc qua các trạng thái trung gian khác nhau. Quá trình chuyển đổi trạng thái điện trở của trở nhớ phụ thuộc vào đặc tính dẫn bên trong của chúng, có thể đột ngột chuyển dịch giữa hai trạng thái, gọi là chuyển đổi điện trở kỹ thuật số (digital RS). Ngược lại, trở nhớ cũng thể hiện khả năng chuyển đổi trạng thái chậm rãi, giảm dần điện trở theo điện thế áp vào, gọi là chuyển đổi điện trở tương tự (Analog RS). Trong digital RS, quá trình chuyển đổi điện trở này xảy ra thể hiện hai trạng thái rõ rệt của linh kiện dưới tác dụng của điện áp đầu vào. Hành vi này của trở nhớ đã được ứng dụng phát triển các phần tử nhị phân, điển hình là RRAM như trình bày ở trên. Chi tiết sự so sánh giữa hai loại chuyển đổi điện trở được thể hiện tại Hình 1.12. Hiện nay, rất nhiều nghiên cứu đã được đưa ra và khẳng định cho cơ chế thiết lập trạng thái Digtal RS này liên quan đến việc hình thành hoặc đứt gãy sợi dẫn dòng điện tích bên trong lớp điện môi/ bán dẫn. Cụ thể, cơ chế này đã được nghiên cứu thông qua kỹ thuật đo in situ C-AFM. Nhóm nghiên cứu cũng đã nghiên cứu và trình bày kĩ lưỡng về RRAM trong hơn 10 năm qua.
1.1.3. Trở nhớ analog và ứng dụng khớp thần kinh nhân tạo
Với cấu trúc thể hiện tương tự như một khớp thần kinh sinh học, trở nhớ để được ghi danh cho mục tiêu triển khai như khớp thần kinh nhân tạo vật lý, thay thế cho các bộ nhớ CMOS hiện nay. Tương quan cấu trúc này được thể hiện trong Hình 1.12(a), cấu trúc trở nhớ có 2 điện cực tương tự như hai nhánh đi từ nơ-ron trước và nơ-ron sau vào khớp thần kinh. Tín hiệu từ nơ-ron trước sẽ truyền đến vùng truyền dẫn thần kinh, tương quan với lớp vật liệu bán dẫn kẹp giữa hai điện cực. Trong CMOS thông thường, điện áp đóng vai trò là tín hiệu đầu vào cho mạng thần kinh nhân tạo. Bằng cách kết hợp mạch CMOS với trở nhớ, tín hiệu đi ra từ các vi xử lý dưới dạng điện áp sẽ ngay lập tức kích hoạt sự chuyển mạch điện trở của trở nhớ. Ngay sau khi kết thúc truyền, trạng thái điện trở đã được thiết lập và lưu trữ tại đây. Điểm đặc biệt lớn thứ hai mà trở nhớ thể hiện vượt trội bộ nhớ cổ điển là khả năng lưu trữ đa trạng thái, thay thế cho biểu thị logic “0” và logic “1”. Với trở nhớ chuyển mạch điện trở tương tự, sau đây gọi là trở nhớ analog, chúng cho phép thiết lập đa giá trị trên duy nhất một ô trở nhớ (memristive cell). Có thể giảm dần điện trở của thiết bị bằng cách áp dụng liên tiếp các xung SET có cùng biên độ. Ngoài ra, trong một số trường hợp nhất định, có thể tăng dần điện trở bằng cách áp dụng liên tiếp các xung RESET. Điều này cho phép các hoạt động tính toán và huấn luyện dựa trên sự tương tác giữa các biến số điện áp và điện trở, đồng thời có thể cho phép ngay lập tức cập nhật giá trị trọng số và lưu trữ theo thời gian thực.
Năm 2010, nhóm nghiên cứu của Wei Lu đã lần đầu công bố cấu trúc thanh ngang của các ô trở nhớ analog dựa trên Si và các nano Ag. Trong cấu trúc này, mỗi ô nhớ sẽ hình thành tạo giao điểm của thanh ghi và thanh đọc, với 4 x 4 thanh, cấu trúc này chứa 16 khớp thần kinh nhân tạo [xem Hình 1.13]. Bằng kỹ thuật đồng phún xạ Ag và Si, Wei Lu đã chế tạo cấu trúc hai lớp bán dẫn với nồng độ Ag là khác nhau trong mỗi lớp, tạo nên 2 vùng giàu và vùng nghèo Ag tại mỗi giao điểm (crosspoitn). Từ đó, cơ chế của linh kiện trở nhớ Analog cũng đã được chứng minh là tuân theo sự di cư mở rộng và thu hẹp của vùng giàu Ag, tổng quát là di cư ion/ điện tích. Kết quả đánh giá tính chất khớp thần kinh cho thấy trở nhớ có khả năng hoạt động tăng cường kết nối (potentiation) và ức chế kết nối (depression) dưới 05 lần quét tín hiệu + 3.5V và – 2V tương ứng, xem Hình 1.13(c-d).
Quay trở lại với năm 2008, HP Labs đã công bố cấu trúc trở nhớ Pt/TiO2-x/TiO2/Pt, trong đó tạo thành vùng giàu nút khuyết oxy (TiO2-x) và vùng nghèo nút khuyết oxy (TiO2). Bằng việc thiết lập mô hình toán học nhằm làm khớp giá trị thực nghiệm và toán học, cơ chế của trở nhớ analog cũng được nhóm đề xuất dựa trên sự mở rộng và thu hẹp vùng giàu nút khuyết oxy (chú thích bởi w, Hình 1.14), vùng giàu oxy này có thể mở rộng tối đa bằng độ dày của toàn bộ cấu trúc TiO2-x/TiO2, kí hiệu D. Tổng quát, các nghiên cứu đã dựa trên sự di cư/ mở rộng của vùng giàu điện tích trong cùng một loại vật liệu đã liên tục tiếp tục đề xuất dựa trên cơ sở thiết lập đa lớp bán dẫn với hợp thức khác nhau như.
Các tính chất cần thiết cho các mục tiêu ứng dụng khác nhau của trở nhớ bao gồm: lưu trữ và RRAM, học suy luận và học máy đã được thống kê, xem chi tiết Hình 1.15. Để ứng dụng làm khớp thần kinh nhân tạo, trở nhớ cần thể hiện được tính analog (trở nhớ analog), càng nhiều trạng thái thì càng nâng cao được khả năng ứng dụng. Hơn nữa, cửa sổ hoạt động, hay ON/OFF ratio, cần đủ lớn để có thể phân biệt rõ ràng hơn các trạng thái analog. Trở nhớ analog mô phỏng được khớp thần kinh khi và chỉ khi thể hiện được tính tích luỹ, xem Hình 1.15(e). Dưới số lượng tín hiệu xung tăng cường hoặc ức chế (dương hoặc âm), điện trở của thiết bị sẽ tiếp tục gia tăng hoặc giảm xuống từ trạng thái trước đó. Khi đã thể hiện đầy đủ được những tính chất này, trở nhớ cần có độ ổn định, độ bền cao để phục vụ cho ứng dụng lâu dài. Mặc dù hiện nay, một số nghiên cứu sử dụng RRAM và RRAM nâng cao làm khớp thần kinh nhân tạo, nhưng định hướng dựa trên trở nhớ analog vẫn mang tính chất vượt trội hơn nếu được phát triển một cách nghiêm túc.
1.1.4. Trở nhớ analog tự chỉnh lưu
Cấu tạo MIM đã cho phép tích hợp trở nhớ vào cấu trúc mảng thanh ngang thụ động ở cấp độ nano, giúp cho mật độ lưu trữ/tích hợp cực cao với diện tích ô giảm xuống dưới 4F2. 5 6 Tuy nhiên, khi hoạt động ở cấu trúc này, các tế bào trở nhớ phải đối mặt với vấn đề về dòng điện bị rò rỉ xuyên qua nhau (sneak current), còn được gọi là nhiễu xuyên mạng (cross-talk). Cụ thể hơn, dòng điện rò rỉ từ các tế bào ở trạng thái ON/LRS (đường màu cam, Hình 1.16) sẽ gây ra sai số cho việc đọc dữ liệu tại các ô HRS (trạng thái OFF) trong mảng (đường chú thích màu đen). Khi mật độ tích hợp tăng lên, số lượng đường điện rò rỉ này tăng theo cấp số nhân, khiến việc thực hiện các thao tác đọc dữ liệu mà không có thiết bị lựa chọn trở nên khó khăn. Hiện tượng này dẫn đến mức tiêu thụ điện năng cao khiến nó trở thành một lỗ hổng nghiêm trọng của cấu trúc mật độ cao.
Để khắc phục vấn đề đọc sai dữ liệu, một số kỹ thuật đã được đề xuất, có thể được phân loại thành ba phương pháp riêng biệt. Loại đầu tiên tích hợp trực tiếp một thiết bị truy cập phi tuyến, chẳng hạn như bóng bán dẫn, diode hoặc bộ chọn lọc cho mỗi ô nhớ. 9–11 11–13 Mặc dù có hiệu quả cao nhưng phương pháp này làm tăng đáng kể độ phức tạp của quy trình chế tạo và các chi phí liên quan. Phần thứ hai xoay quanh việc sử dụng công nghệ chuyển mạch điện trở bổ sung (CRS). Phương pháp này sử dụng hai tế bào ghi nhớ lưỡng cực giống hệt nhau được kết nối với nhau theo cấu hình tiếp giáp đối nhau thông qua một điện cực dùng chung. 7,14 Tuy nhiên, cấu trúc năm lớp của tế bào CRS gặp phải những hạn chế tương tự như phương pháp đầu tiên, dẫn đến các vấn đề phức tạp. Một khái niệm khác để giảm thiểu đi vấn đề này liên quan đến việc tạo ra tế bào trở nhớ không đối xứng ở trạng thái LRS giữa phân cực âm và dương. Kỹ thuật này được gọi là trở nhớ tự chỉnh lưu, nó tự tạo ra một diode tích hợp bên trong cấu trúc MIM, giảm đi dòng điện đi qua ở phân cực ngược (xem Hình 1.16 và Hình 1.17).
Bằng cách loại bỏ cấu trúc phức tạp, kỹ thuật này đã bổ sung trực tiếp cho trở nhớ analog một tính chất chỉnh lưu phục vụ cho các mảng khớp thần kinh nhân tạo. Năm 2019, thiết bị trở nhớ analog tự chỉnh lưu dựa trên TaOy/hạt nano xốp TaOx đã được cônsg bố bởi nhóm nghiên cứu của Gunuk Wang. Màng mỏng nano xốp TaOx được chế tạo bằng phương pháp anode hoá điện cực Ta trong H2SO4 sẽ đóng vai trò là lớp cung cấp hạt tải điện. Tiếp giáp Schottky được hình thành tại ranh giới của màng phún xạ TaOy/Pt sẽ đóng góp vào hiệu ứng tự chỉnh lưu của thiết bị này. Các nghiên cứu trở nhớ analog và tự chỉnh lưu vẫn dựa trên yếu tố hợp thức, từ đó yêu cầu quy trình chế tạo cần kiểm soát tốt hợp thức của từng lớp vật liệu chế tạo. Các cấu trúc xen kẽ giữa hai vật liệu oxide kim loại khác nhau đã được đề xuất để kiểm soát tốt hơn như Ni/SiNx/AlOy/TiN, Ni/Si3N4/Al2O3/TiN, nhưng chưa đạt được hiệu ứng tự chỉnh lưu. Gần dây, Ta/TaOx/TiO2/Ti, [13] và Ni/HfOx/AlOy/n-Si tuy đã đạt được trở nhớ analog chỉnh lưu nhưng lúc này nó thể hiện nhược điểm về cửa sổ hoạt động rất nhỏ (< 10) và sự kém ổn định khi hoạt động ( < 100 chu kì) cũng là một thách thức cần cải thiện. Hiện nay, vẫn còn ít công trình nghiên cứu phát triển được trở nhớ analog tự chỉnh lưu cũng như đánh giá tiềm năng ứng dụng. Thêm nữa, để kiểm soát tốt các hợp thức của oxide kim loại như các hệ vật liệu trên, cần sử dụng phương pháp chế tạo rất nâng cao như lắng đọng lớp nguyên tử (ALD), đồng phún xạ cũng như anode hoá.
Post a Comment